CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 搜索资源 - floating point adder in verilog HDL

搜索资源列表

  1. fpadd

    1下载：
  2. 利用verilog hdl编写的浮点加法器运算单元，单精度。-Verilog hdl prepared to use floating-point adder computing unit, single-precision.

  3. 所属分类：Linux-Unix program

    • 发布日期：2017-04-16
    • 文件大小：12452
    • 提供者：孟军

  1. float

    0下载：
  2. 基于Verilog HDL的32位浮点运算加法器的源代码。-Based on the 32-bit floating point adder in Verilog HDL source code.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-11-17
    • 文件大小：1188
    • 提供者：朱文
搜珍网 www.dssz.com